

(19) 世界知的所有権機関  
国際事務局



(43) 国際公開日  
2005 年 1 月 27 日 (27.01.2005)

PCT


(10) 国際公開番号  
WO 2005/008785 A1

- (51) 国際特許分類<sup>7</sup>: H01L 29/786, 21/336, 51/00 字門真 1006 番地 Osaka (JP). 七井 謙成 (NANAI, Norishige).
- (21) 国際出願番号: PCT/JP2004/010436 (72) 発明者; および
- (22) 国際出願日: 2004 年 7 月 15 日 (15.07.2004) (75) 発明者/出願人 (米国についてのみ): 竹内 孝之 (TAKEUCHI, Takayuki).
- (25) 国際出願の言語: 日本語 (74) 代理人: 角田 嘉宏, 外 (SUMIDA, Yoshihiro et al.); 〒6500031 兵庫県神戸市中央区東町123番地の1 貿易ビル3階有古特許事務所 Hyogo (JP).
- (26) 国際公開の言語: 日本語
- (30) 優先権データ: 特願2003-275895 2003 年 7 月 17 日 (17.07.2003) JP (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA,
- (71) 出願人 (米国を除く全ての指定国について): 松下電器産業株式会社 (MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD.) [JP/JP]; 〒5718501 大阪府門真市大

/続葉有/

(54) Title: THIN FILM TRANSISTOR AND METHOD FOR MANUFACTURING SAME

(54) 発明の名称: 薄膜トランジスタおよびその製造方法



(57) Abstract: A thin film transistor (100) is disclosed which comprises a semiconductor layer (4), and a source region (5), a drain region (6) and a gate region (2) which are so formed in the semiconductor layer as to be separated from one another. The semiconductor layer is composed of a composite material which is obtained by dispersing a plurality of particles of at least one inorganic material in an organic semiconductor material.

(57) 要約: 本発明の薄膜トランジスタは、半導体層 (4) と、該半導体層に相互に分離して設けられたソース領域 (5) とドレーン領域 (6) とゲート領域 (2) とを有する薄膜トランジスタ (100) であって、前記半導体層が複合材料で構成されており、前記複合材料が、有機物半導体材料の内部に少なくとも 1 種類の無機物材料の粒子が複数分散された複合材料である。

BJ, CF, CG, CI, CM, GA, GN, GQ, GW, MI., MR, NI, SN, TD, TG).

**添付公開書類:**  
**一 國際調查報告書**

2文字コード及び他の略語については、定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。